Historial de Commits

Autor SHA1 Mensaje Fecha
  Michael Buesch d5fc1a9dca Move polynomial parser to utils hace 1 año
  Michael Buesch ac5c35f385 tests: Add more polynomial tests hace 1 año
  Michael Buesch 3f6aa6e431 Stricter polynomial parsing hace 1 año
  Michael Buesch b58c3f2da2 Fix typo hace 1 año
  Michael Buesch e01207e7bd Bump version hace 1 año
  Michael Buesch 11c0dc1ab9 main: Cleanup hace 1 año
  Michael Buesch 6ab9b404c2 Fix polynomial coefficient conversion for small bit size hace 1 año
  Michael Buesch 3689ef5e39 setup: Update description hace 1 año
  Michael Buesch 1dd232c089 Add generator test hace 1 año
  Michael Buesch 64117d9547 Bump version hace 1 año
  Michael Buesch 7e1173cb19 Keep local ref to P hace 1 año
  Michael Buesch 91fafc4a55 Move test code to own file and don't import in normal runs hace 1 año
  Michael Buesch 18c98d5f62 Argument cleanups hace 1 año
  Michael Buesch 07414e97b3 Hide test mode hace 1 año
  Michael Buesch dde6791dac Update release script hace 1 año
  Michael Buesch d86ef9f170 Use setuptools instead of distutils hace 1 año
  Michael Buesch e11d32169f Readme: Update name spelling hace 1 año
  Michael Buesch d03234621a Readme: Add HDL code license hace 1 año
  Michael Buesch 13c1a79647 Update Readme hace 1 año
  Michael Buesch 56986e2db4 Bump version hace 2 años
  Michael Buesch 4f2a2f648c Unify indentation among all supported languages hace 2 años
  Michael Buesch b420326d54 Don't generate trailing comma in Verilog module parameter list hace 2 años
  Michael Buesch c2f1431dea Bump version hace 2 años
  Michael Buesch 7843ea9702 Add examples to Readme hace 2 años
  Michael Buesch 804da5ded3 Fix release script hace 2 años
  Michael Buesch 6af398eca5 setup: Update keywords hace 2 años
  Michael Buesch d4496951ff Rename main module to libcrcgen hace 2 años
  Michael Buesch 9d3f8b3013 Fix VHDL bits hace 2 años
  Michael Buesch a8109841b2 Print language in header hace 2 años
  Michael Buesch e48104e66d Reorder options hace 2 años