12345678910111213141516171819202122232425262728 |
- #ifndef __SOC_ROCKCHIP_SIP_H
- #define __SOC_ROCKCHIP_SIP_H
- #define ROCKCHIP_SIP_DRAM_FREQ 0x82000008
- #define ROCKCHIP_SIP_CONFIG_DRAM_INIT 0x00
- #define ROCKCHIP_SIP_CONFIG_DRAM_SET_RATE 0x01
- #define ROCKCHIP_SIP_CONFIG_DRAM_ROUND_RATE 0x02
- #define ROCKCHIP_SIP_CONFIG_DRAM_SET_AT_SR 0x03
- #define ROCKCHIP_SIP_CONFIG_DRAM_GET_BW 0x04
- #define ROCKCHIP_SIP_CONFIG_DRAM_GET_RATE 0x05
- #define ROCKCHIP_SIP_CONFIG_DRAM_CLR_IRQ 0x06
- #define ROCKCHIP_SIP_CONFIG_DRAM_SET_PARAM 0x07
- #endif
|