insn_ARITH_PL.awl 1.2 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172
  1. __STWRST
  2. L 10
  3. + 20
  4. __ASSERT== __ACCU 1, 30
  5. __ASSERT== __STW A0, 0
  6. __ASSERT== __STW A1, 0
  7. __ASSERT== __STW OV, 0
  8. __ASSERT== __STW OS, 0
  9. __STWRST
  10. L W#16#FFFF
  11. + 20
  12. __ASSERT== __ACCU 1, 19
  13. __ASSERT== __STW A0, 0
  14. __ASSERT== __STW A1, 0
  15. __ASSERT== __STW OV, 0
  16. __ASSERT== __STW OS, 0
  17. __STWRST
  18. L W#16#FFFF
  19. + L#20
  20. __ASSERT== __ACCU 1, DW#16#00010013
  21. __ASSERT== __STW A0, 0
  22. __ASSERT== __STW A1, 0
  23. __ASSERT== __STW OV, 0
  24. __ASSERT== __STW OS, 0
  25. __STWRST
  26. L 10
  27. + -1
  28. __ASSERT== __ACCU 1, 9
  29. __ASSERT== __STW A0, 0
  30. __ASSERT== __STW A1, 0
  31. __ASSERT== __STW OV, 0
  32. __ASSERT== __STW OS, 0
  33. __STWRST
  34. L 10
  35. + L#-1
  36. __ASSERT== __ACCU 1, 9
  37. __ASSERT== __STW A0, 0
  38. __ASSERT== __STW A1, 0
  39. __ASSERT== __STW OV, 0
  40. __ASSERT== __STW OS, 0
  41. __STWRST
  42. L 10
  43. + -20
  44. __ASSERT== __ACCU 1, DW#16#0000FFF6
  45. __ASSERT== __STW A0, 0
  46. __ASSERT== __STW A1, 0
  47. __ASSERT== __STW OV, 0
  48. __ASSERT== __STW OS, 0
  49. __STWRST
  50. L 10
  51. + L#-20
  52. __ASSERT== __ACCU 1, DW#16#FFFFFFF6
  53. __ASSERT== __STW A0, 0
  54. __ASSERT== __STW A1, 0
  55. __ASSERT== __STW OV, 0
  56. __ASSERT== __STW OS, 0
  57. CALL SFC 46 // STOP CPU