Home Verkennen Help
Inloggen
chaosmonk
/
CHIP-linux-libre
Volgen 1
Ster 0
Vork 0
Bestanden Kwesties 0 Pull-aanvragen 0 Wiki
Boom: b2c476490d
Aftakkingen Labels
CHIP-linux-l...
/
arch
/
m68k
/
include
/
asm
/
m527xsim.h

m527xsim.h 13 KB
Geschiedenis Ruwe

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358 
  1. /****************************************************************************/
    2. 

  2. 

  3. /*
    4. 

  4.  *	m527xsim.h -- ColdFire 5270/5271 System Integration Module support.
    5. 

  5.  *
    6. 

  6.  *	(C) Copyright 2004, Greg Ungerer (gerg@snapgear.com)
    7. 

  7.  */
    8. 

  8. 

  9. /****************************************************************************/
    10. 

  10. #ifndef	m527xsim_h
    11. 

  11. #define	m527xsim_h
    12. 

  12. /****************************************************************************/
    13. 

  13. 

  14. #define	CPU_NAME		"COLDFIRE(m527x)"
    15. 

  15. #define	CPU_INSTR_PER_JIFFY	3
    16. 

  16. #define	MCF_BUSCLK		(MCF_CLK / 2)
    17. 

  17. 

  18. #include <asm/m52xxacr.h>
    19. 

  19. 

  20. /*
    21. 

  21.  *	Define the 5270/5271 SIM register set addresses.
    22. 

  22.  */
    23. 

  23. #define	MCFICM_INTC0		(MCF_IPSBAR + 0x0c00)	/* Base for Interrupt Ctrl 0 */
    24. 

  24. #define	MCFICM_INTC1		(MCF_IPSBAR + 0x0d00)	/* Base for Interrupt Ctrl 1 */
    25. 

  25. 

  26. #define	MCFINTC_IPRH		0x00		/* Interrupt pending 32-63 */
    27. 

  27. #define	MCFINTC_IPRL		0x04		/* Interrupt pending 1-31 */
    28. 

  28. #define	MCFINTC_IMRH		0x08		/* Interrupt mask 32-63 */
    29. 

  29. #define	MCFINTC_IMRL		0x0c		/* Interrupt mask 1-31 */
    30. 

  30. #define	MCFINTC_INTFRCH		0x10		/* Interrupt force 32-63 */
    31. 

  31. #define	MCFINTC_INTFRCL		0x14		/* Interrupt force 1-31 */
    32. 

  32. #define	MCFINTC_IRLR		0x18		/* */
    33. 

  33. #define	MCFINTC_IACKL		0x19		/* */
    34. 

  34. #define	MCFINTC_ICR0		0x40		/* Base ICR register */
    35. 

  35. 

  36. #define	MCFINT_VECBASE		64		/* Vector base number */
    37. 

  37. #define	MCFINT_UART0		13		/* Interrupt number for UART0 */
    38. 

  38. #define	MCFINT_UART1		14		/* Interrupt number for UART1 */
    39. 

  39. #define	MCFINT_UART2		15		/* Interrupt number for UART2 */
    40. 

  40. #define	MCFINT_QSPI		18		/* Interrupt number for QSPI */
    41. 

  41. #define	MCFINT_FECRX0		23		/* Interrupt number for FEC0 */
    42. 

  42. #define	MCFINT_FECTX0		27		/* Interrupt number for FEC0 */
    43. 

  43. #define	MCFINT_FECENTC0		29		/* Interrupt number for FEC0 */
    44. 

  44. #define	MCFINT_PIT1		36		/* Interrupt number for PIT1 */
    45. 

  45. 

  46. #define	MCFINT2_VECBASE		128		/* Vector base number 2 */
    47. 

  47. #define	MCFINT2_FECRX1		23		/* Interrupt number for FEC1 */
    48. 

  48. #define	MCFINT2_FECTX1		27		/* Interrupt number for FEC1 */
    49. 

  49. #define	MCFINT2_FECENTC1	29		/* Interrupt number for FEC1 */
    50. 

  50. 

  51. #define	MCF_IRQ_UART0	        (MCFINT_VECBASE + MCFINT_UART0)
    52. 

  52. #define	MCF_IRQ_UART1	        (MCFINT_VECBASE + MCFINT_UART1)
    53. 

  53. #define	MCF_IRQ_UART2	        (MCFINT_VECBASE + MCFINT_UART2)
    54. 

  54. 

  55. #define	MCF_IRQ_FECRX0		(MCFINT_VECBASE + MCFINT_FECRX0)
    56. 

  56. #define	MCF_IRQ_FECTX0		(MCFINT_VECBASE + MCFINT_FECTX0)
    57. 

  57. #define	MCF_IRQ_FECENTC0	(MCFINT_VECBASE + MCFINT_FECENTC0)
    58. 

  58. #define	MCF_IRQ_FECRX1		(MCFINT2_VECBASE + MCFINT2_FECRX1)
    59. 

  59. #define	MCF_IRQ_FECTX1		(MCFINT2_VECBASE + MCFINT2_FECTX1)
    60. 

  60. #define	MCF_IRQ_FECENTC1	(MCFINT2_VECBASE + MCFINT2_FECENTC1)
    61. 

  61. 

  62. #define	MCF_IRQ_QSPI		(MCFINT_VECBASE + MCFINT_QSPI)
    63. 

  63. #define MCF_IRQ_PIT1		(MCFINT_VECBASE + MCFINT_PIT1)
    64. 

  64. 

  65. /*
    66. 

  66.  *	SDRAM configuration registers.
    67. 

  67.  */
    68. 

  68. #ifdef CONFIG_M5271
    69. 

  69. #define	MCFSIM_DCR		(MCF_IPSBAR + 0x40)	/* Control */
    70. 

  70. #define	MCFSIM_DACR0		(MCF_IPSBAR + 0x48)	/* Base address 0 */
    71. 

  71. #define	MCFSIM_DMR0		(MCF_IPSBAR + 0x4c)	/* Address mask 0 */
    72. 

  72. #define	MCFSIM_DACR1		(MCF_IPSBAR + 0x50)	/* Base address 1 */
    73. 

  73. #define	MCFSIM_DMR1		(MCF_IPSBAR + 0x54)	/* Address mask 1 */
    74. 

  74. #endif
    75. 

  75. #ifdef CONFIG_M5275
    76. 

  76. #define	MCFSIM_DMR		(MCF_IPSBAR + 0x40)	/* Mode */
    77. 

  77. #define	MCFSIM_DCR		(MCF_IPSBAR + 0x44)	/* Control */
    78. 

  78. #define	MCFSIM_DCFG1		(MCF_IPSBAR + 0x48)	/* Configuration 1 */
    79. 

  79. #define	MCFSIM_DCFG2		(MCF_IPSBAR + 0x4c)	/* Configuration 2 */
    80. 

  80. #define	MCFSIM_DBAR0		(MCF_IPSBAR + 0x50)	/* Base address 0 */
    81. 

  81. #define	MCFSIM_DMR0		(MCF_IPSBAR + 0x54)	/* Address mask 0 */
    82. 

  82. #define	MCFSIM_DBAR1		(MCF_IPSBAR + 0x58)	/* Base address 1 */
    83. 

  83. #define	MCFSIM_DMR1		(MCF_IPSBAR + 0x5c)	/* Address mask 1 */
    84. 

  84. #endif
    85. 

  85. 

  86. /*
    87. 

  87.  *	DMA unit base addresses.
    88. 

  88.  */
    89. 

  89. #define	MCFDMA_BASE0		(MCF_IPSBAR + 0x100)
    90. 

  90. #define	MCFDMA_BASE1		(MCF_IPSBAR + 0x140)
    91. 

  91. #define	MCFDMA_BASE2		(MCF_IPSBAR + 0x180)
    92. 

  92. #define	MCFDMA_BASE3		(MCF_IPSBAR + 0x1C0)
    93. 

  93. 

  94. /*
    95. 

  95.  *	UART module.
    96. 

  96.  */
    97. 

  97. #define MCFUART_BASE0		(MCF_IPSBAR + 0x200)
    98. 

  98. #define MCFUART_BASE1		(MCF_IPSBAR + 0x240)
    99. 

  99. #define MCFUART_BASE2		(MCF_IPSBAR + 0x280)
    100. 

  100. 

  101. /*
    102. 

  102.  *	FEC ethernet module.
    103. 

  103.  */
    104. 

  104. #define	MCFFEC_BASE0		(MCF_IPSBAR + 0x1000)
    105. 

  105. #define	MCFFEC_SIZE0		0x800
    106. 

  106. #ifdef CONFIG_M5275
    107. 

  107. #define	MCFFEC_BASE1		(MCF_IPSBAR + 0x1800)
    108. 

  108. #define	MCFFEC_SIZE1		0x800
    109. 

  109. #endif
    110. 

  110. 

  111. /*
    112. 

  112.  *	QSPI module.
    113. 

  113.  */
    114. 

  114. #define	MCFQSPI_BASE		(MCF_IPSBAR + 0x340)
    115. 

  115. #define	MCFQSPI_SIZE		0x40
    116. 

  116. 

  117. #ifdef CONFIG_M5271
    118. 

  118. #define	MCFQSPI_CS0		91
    119. 

  119. #define	MCFQSPI_CS1		92
    120. 

  120. #define	MCFQSPI_CS2		99
    121. 

  121. #define	MCFQSPI_CS3		103
    122. 

  122. #endif
    123. 

  123. #ifdef CONFIG_M5275
    124. 

  124. #define	MCFQSPI_CS0		59
    125. 

  125. #define	MCFQSPI_CS1		60
    126. 

  126. #define	MCFQSPI_CS2		61
    127. 

  127. #define	MCFQSPI_CS3		62
    128. 

  128. #endif
    129. 

  129. 

  130. /*
    131. 

  131.  *	GPIO module.
    132. 

  132.  */
    133. 

  133. #ifdef CONFIG_M5271
    134. 

  134. #define MCFGPIO_PODR_ADDR	(MCF_IPSBAR + 0x100000)
    135. 

  135. #define MCFGPIO_PODR_DATAH	(MCF_IPSBAR + 0x100001)
    136. 

  136. #define MCFGPIO_PODR_DATAL	(MCF_IPSBAR + 0x100002)
    137. 

  137. #define MCFGPIO_PODR_BUSCTL	(MCF_IPSBAR + 0x100003)
    138. 

  138. #define MCFGPIO_PODR_BS		(MCF_IPSBAR + 0x100004)
    139. 

  139. #define MCFGPIO_PODR_CS		(MCF_IPSBAR + 0x100005)
    140. 

  140. #define MCFGPIO_PODR_SDRAM	(MCF_IPSBAR + 0x100006)
    141. 

  141. #define MCFGPIO_PODR_FECI2C	(MCF_IPSBAR + 0x100007)
    142. 

  142. #define MCFGPIO_PODR_UARTH	(MCF_IPSBAR + 0x100008)
    143. 

  143. #define MCFGPIO_PODR_UARTL	(MCF_IPSBAR + 0x100009)
    144. 

  144. #define MCFGPIO_PODR_QSPI	(MCF_IPSBAR + 0x10000A)
    145. 

  145. #define MCFGPIO_PODR_TIMER	(MCF_IPSBAR + 0x10000B)
    146. 

  146. 

  147. #define MCFGPIO_PDDR_ADDR	(MCF_IPSBAR + 0x100010)
    148. 

  148. #define MCFGPIO_PDDR_DATAH	(MCF_IPSBAR + 0x100011)
    149. 

  149. #define MCFGPIO_PDDR_DATAL	(MCF_IPSBAR + 0x100012)
    150. 

  150. #define MCFGPIO_PDDR_BUSCTL	(MCF_IPSBAR + 0x100013)
    151. 

  151. #define MCFGPIO_PDDR_BS		(MCF_IPSBAR + 0x100014)
    152. 

  152. #define MCFGPIO_PDDR_CS		(MCF_IPSBAR + 0x100015)
    153. 

  153. #define MCFGPIO_PDDR_SDRAM	(MCF_IPSBAR + 0x100016)
    154. 

  154. #define MCFGPIO_PDDR_FECI2C	(MCF_IPSBAR + 0x100017)
    155. 

  155. #define MCFGPIO_PDDR_UARTH	(MCF_IPSBAR + 0x100018)
    156. 

  156. #define MCFGPIO_PDDR_UARTL	(MCF_IPSBAR + 0x100019)
    157. 

  157. #define MCFGPIO_PDDR_QSPI	(MCF_IPSBAR + 0x10001A)
    158. 

  158. #define MCFGPIO_PDDR_TIMER	(MCF_IPSBAR + 0x10001B)
    159. 

  159. 

  160. #define MCFGPIO_PPDSDR_ADDR	(MCF_IPSBAR + 0x100020)
    161. 

  161. #define MCFGPIO_PPDSDR_DATAH	(MCF_IPSBAR + 0x100021)
    162. 

  162. #define MCFGPIO_PPDSDR_DATAL	(MCF_IPSBAR + 0x100022)
    163. 

  163. #define MCFGPIO_PPDSDR_BUSCTL	(MCF_IPSBAR + 0x100023)
    164. 

  164. #define MCFGPIO_PPDSDR_BS	(MCF_IPSBAR + 0x100024)
    165. 

  165. #define MCFGPIO_PPDSDR_CS	(MCF_IPSBAR + 0x100025)
    166. 

  166. #define MCFGPIO_PPDSDR_SDRAM	(MCF_IPSBAR + 0x100026)
    167. 

  167. #define MCFGPIO_PPDSDR_FECI2C	(MCF_IPSBAR + 0x100027)
    168. 

  168. #define MCFGPIO_PPDSDR_UARTH	(MCF_IPSBAR + 0x100028)
    169. 

  169. #define MCFGPIO_PPDSDR_UARTL	(MCF_IPSBAR + 0x100029)
    170. 

  170. #define MCFGPIO_PPDSDR_QSPI	(MCF_IPSBAR + 0x10002A)
    171. 

  171. #define MCFGPIO_PPDSDR_TIMER	(MCF_IPSBAR + 0x10002B)
    172. 

  172. 

  173. #define MCFGPIO_PCLRR_ADDR	(MCF_IPSBAR + 0x100030)
    174. 

  174. #define MCFGPIO_PCLRR_DATAH	(MCF_IPSBAR + 0x100031)
    175. 

  175. #define MCFGPIO_PCLRR_DATAL	(MCF_IPSBAR + 0x100032)
    176. 

  176. #define MCFGPIO_PCLRR_BUSCTL	(MCF_IPSBAR + 0x100033)
    177. 

  177. #define MCFGPIO_PCLRR_BS	(MCF_IPSBAR + 0x100034)
    178. 

  178. #define MCFGPIO_PCLRR_CS	(MCF_IPSBAR + 0x100035)
    179. 

  179. #define MCFGPIO_PCLRR_SDRAM	(MCF_IPSBAR + 0x100036)
    180. 

  180. #define MCFGPIO_PCLRR_FECI2C	(MCF_IPSBAR + 0x100037)
    181. 

  181. #define MCFGPIO_PCLRR_UARTH	(MCF_IPSBAR + 0x100038)
    182. 

  182. #define MCFGPIO_PCLRR_UARTL	(MCF_IPSBAR + 0x100039)
    183. 

  183. #define MCFGPIO_PCLRR_QSPI	(MCF_IPSBAR + 0x10003A)
    184. 

  184. #define MCFGPIO_PCLRR_TIMER	(MCF_IPSBAR + 0x10003B)
    185. 

  185. 

  186. /*
    187. 

  187.  * Generic GPIO support
    188. 

  188.  */
    189. 

  189. #define MCFGPIO_PODR		MCFGPIO_PODR_ADDR
    190. 

  190. #define MCFGPIO_PDDR		MCFGPIO_PDDR_ADDR
    191. 

  191. #define MCFGPIO_PPDR		MCFGPIO_PPDSDR_ADDR
    192. 

  192. #define MCFGPIO_SETR		MCFGPIO_PPDSDR_ADDR
    193. 

  193. #define MCFGPIO_CLRR		MCFGPIO_PCLRR_ADDR
    194. 

  194. 

  195. #define MCFGPIO_PIN_MAX		100
    196. 

  196. #define MCFGPIO_IRQ_MAX		8
    197. 

  197. #define MCFGPIO_IRQ_VECBASE	MCFINT_VECBASE
    198. 

  198. 

  199. /*
    200. 

  200.  * Port Pin Assignment registers.
    201. 

  201.  */
    202. 

  202. #define MCFGPIO_PAR_AD		(MCF_IPSBAR + 0x100040)
    203. 

  203. #define MCFGPIO_PAR_BUSCTL	(MCF_IPSBAR + 0x100042)
    204. 

  204. #define MCFGPIO_PAR_BS		(MCF_IPSBAR + 0x100044)
    205. 

  205. #define MCFGPIO_PAR_CS		(MCF_IPSBAR + 0x100045)
    206. 

  206. #define MCFGPIO_PAR_SDRAM	(MCF_IPSBAR + 0x100046)
    207. 

  207. #define MCFGPIO_PAR_FECI2C	(MCF_IPSBAR + 0x100047)
    208. 

  208. #define MCFGPIO_PAR_UART	(MCF_IPSBAR + 0x100048)
    209. 

  209. #define MCFGPIO_PAR_QSPI	(MCF_IPSBAR + 0x10004A)
    210. 

  210. #define MCFGPIO_PAR_TIMER	(MCF_IPSBAR + 0x10004C)
    211. 

  211. 

  212. #define UART0_ENABLE_MASK	0x000f
    213. 

  213. #define UART1_ENABLE_MASK	0x0ff0
    214. 

  214. #define UART2_ENABLE_MASK	0x3000
    215. 

  215. #endif /* CONFIG_M5271 */
    216. 

  216. 

  217. #ifdef CONFIG_M5275
    218. 

  218. #define MCFGPIO_PODR_BUSCTL	(MCF_IPSBAR + 0x100004)
    219. 

  219. #define MCFGPIO_PODR_ADDR	(MCF_IPSBAR + 0x100005)
    220. 

  220. #define MCFGPIO_PODR_CS		(MCF_IPSBAR + 0x100008)
    221. 

  221. #define MCFGPIO_PODR_FEC0H	(MCF_IPSBAR + 0x10000A)
    222. 

  222. #define MCFGPIO_PODR_FEC0L	(MCF_IPSBAR + 0x10000B)
    223. 

  223. #define MCFGPIO_PODR_FECI2C	(MCF_IPSBAR + 0x10000C)
    224. 

  224. #define MCFGPIO_PODR_QSPI	(MCF_IPSBAR + 0x10000D)
    225. 

  225. #define MCFGPIO_PODR_SDRAM	(MCF_IPSBAR + 0x10000E)
    226. 

  226. #define MCFGPIO_PODR_TIMERH	(MCF_IPSBAR + 0x10000F)
    227. 

  227. #define MCFGPIO_PODR_TIMERL	(MCF_IPSBAR + 0x100010)
    228. 

  228. #define MCFGPIO_PODR_UARTL	(MCF_IPSBAR + 0x100011)
    229. 

  229. #define MCFGPIO_PODR_FEC1H	(MCF_IPSBAR + 0x100012)
    230. 

  230. #define MCFGPIO_PODR_FEC1L	(MCF_IPSBAR + 0x100013)
    231. 

  231. #define MCFGPIO_PODR_BS		(MCF_IPSBAR + 0x100014)
    232. 

  232. #define MCFGPIO_PODR_IRQ	(MCF_IPSBAR + 0x100015)
    233. 

  233. #define MCFGPIO_PODR_USBH	(MCF_IPSBAR + 0x100016)
    234. 

  234. #define MCFGPIO_PODR_USBL	(MCF_IPSBAR + 0x100017)
    235. 

  235. #define MCFGPIO_PODR_UARTH	(MCF_IPSBAR + 0x100018)
    236. 

  236. 

  237. #define MCFGPIO_PDDR_BUSCTL	(MCF_IPSBAR + 0x100020)
    238. 

  238. #define MCFGPIO_PDDR_ADDR	(MCF_IPSBAR + 0x100021)
    239. 

  239. #define MCFGPIO_PDDR_CS		(MCF_IPSBAR + 0x100024)
    240. 

  240. #define MCFGPIO_PDDR_FEC0H	(MCF_IPSBAR + 0x100026)
    241. 

  241. #define MCFGPIO_PDDR_FEC0L	(MCF_IPSBAR + 0x100027)
    242. 

  242. #define MCFGPIO_PDDR_FECI2C	(MCF_IPSBAR + 0x100028)
    243. 

  243. #define MCFGPIO_PDDR_QSPI	(MCF_IPSBAR + 0x100029)
    244. 

  244. #define MCFGPIO_PDDR_SDRAM	(MCF_IPSBAR + 0x10002A)
    245. 

  245. #define MCFGPIO_PDDR_TIMERH	(MCF_IPSBAR + 0x10002B)
    246. 

  246. #define MCFGPIO_PDDR_TIMERL	(MCF_IPSBAR + 0x10002C)
    247. 

  247. #define MCFGPIO_PDDR_UARTL	(MCF_IPSBAR + 0x10002D)
    248. 

  248. #define MCFGPIO_PDDR_FEC1H	(MCF_IPSBAR + 0x10002E)
    249. 

  249. #define MCFGPIO_PDDR_FEC1L	(MCF_IPSBAR + 0x10002F)
    250. 

  250. #define MCFGPIO_PDDR_BS		(MCF_IPSBAR + 0x100030)
    251. 

  251. #define MCFGPIO_PDDR_IRQ	(MCF_IPSBAR + 0x100031)
    252. 

  252. #define MCFGPIO_PDDR_USBH	(MCF_IPSBAR + 0x100032)
    253. 

  253. #define MCFGPIO_PDDR_USBL	(MCF_IPSBAR + 0x100033)
    254. 

  254. #define MCFGPIO_PDDR_UARTH	(MCF_IPSBAR + 0x100034)
    255. 

  255. 

  256. #define MCFGPIO_PPDSDR_BUSCTL	(MCF_IPSBAR + 0x10003C)
    257. 

  257. #define MCFGPIO_PPDSDR_ADDR	(MCF_IPSBAR + 0x10003D)
    258. 

  258. #define MCFGPIO_PPDSDR_CS	(MCF_IPSBAR + 0x100040)
    259. 

  259. #define MCFGPIO_PPDSDR_FEC0H	(MCF_IPSBAR + 0x100042)
    260. 

  260. #define MCFGPIO_PPDSDR_FEC0L	(MCF_IPSBAR + 0x100043)
    261. 

  261. #define MCFGPIO_PPDSDR_FECI2C	(MCF_IPSBAR + 0x100044)
    262. 

  262. #define MCFGPIO_PPDSDR_QSPI	(MCF_IPSBAR + 0x100045)
    263. 

  263. #define MCFGPIO_PPDSDR_SDRAM	(MCF_IPSBAR + 0x100046)
    264. 

  264. #define MCFGPIO_PPDSDR_TIMERH	(MCF_IPSBAR + 0x100047)
    265. 

  265. #define MCFGPIO_PPDSDR_TIMERL	(MCF_IPSBAR + 0x100048)
    266. 

  266. #define MCFGPIO_PPDSDR_UARTL	(MCF_IPSBAR + 0x100049)
    267. 

  267. #define MCFGPIO_PPDSDR_FEC1H	(MCF_IPSBAR + 0x10004A)
    268. 

  268. #define MCFGPIO_PPDSDR_FEC1L	(MCF_IPSBAR + 0x10004B)
    269. 

  269. #define MCFGPIO_PPDSDR_BS	(MCF_IPSBAR + 0x10004C)
    270. 

  270. #define MCFGPIO_PPDSDR_IRQ	(MCF_IPSBAR + 0x10004D)
    271. 

  271. #define MCFGPIO_PPDSDR_USBH	(MCF_IPSBAR + 0x10004E)
    272. 

  272. #define MCFGPIO_PPDSDR_USBL	(MCF_IPSBAR + 0x10004F)
    273. 

  273. #define MCFGPIO_PPDSDR_UARTH	(MCF_IPSBAR + 0x100050)
    274. 

  274. 

  275. #define MCFGPIO_PCLRR_BUSCTL	(MCF_IPSBAR + 0x100058)
    276. 

  276. #define MCFGPIO_PCLRR_ADDR	(MCF_IPSBAR + 0x100059)
    277. 

  277. #define MCFGPIO_PCLRR_CS	(MCF_IPSBAR + 0x10005C)
    278. 

  278. #define MCFGPIO_PCLRR_FEC0H	(MCF_IPSBAR + 0x10005E)
    279. 

  279. #define MCFGPIO_PCLRR_FEC0L	(MCF_IPSBAR + 0x10005F)
    280. 

  280. #define MCFGPIO_PCLRR_FECI2C	(MCF_IPSBAR + 0x100060)
    281. 

  281. #define MCFGPIO_PCLRR_QSPI	(MCF_IPSBAR + 0x100061)
    282. 

  282. #define MCFGPIO_PCLRR_SDRAM	(MCF_IPSBAR + 0x100062)
    283. 

  283. #define MCFGPIO_PCLRR_TIMERH	(MCF_IPSBAR + 0x100063)
    284. 

  284. #define MCFGPIO_PCLRR_TIMERL	(MCF_IPSBAR + 0x100064)
    285. 

  285. #define MCFGPIO_PCLRR_UARTL	(MCF_IPSBAR + 0x100065)
    286. 

  286. #define MCFGPIO_PCLRR_FEC1H	(MCF_IPSBAR + 0x100066)
    287. 

  287. #define MCFGPIO_PCLRR_FEC1L	(MCF_IPSBAR + 0x100067)
    288. 

  288. #define MCFGPIO_PCLRR_BS	(MCF_IPSBAR + 0x100068)
    289. 

  289. #define MCFGPIO_PCLRR_IRQ	(MCF_IPSBAR + 0x100069)
    290. 

  290. #define MCFGPIO_PCLRR_USBH	(MCF_IPSBAR + 0x10006A)
    291. 

  291. #define MCFGPIO_PCLRR_USBL	(MCF_IPSBAR + 0x10006B)
    292. 

  292. #define MCFGPIO_PCLRR_UARTH	(MCF_IPSBAR + 0x10006C)
    293. 

  293. 

  294. 

  295. /*
    296. 

  296.  * Generic GPIO support
    297. 

  297.  */
    298. 

  298. #define MCFGPIO_PODR		MCFGPIO_PODR_BUSCTL
    299. 

  299. #define MCFGPIO_PDDR		MCFGPIO_PDDR_BUSCTL
    300. 

  300. #define MCFGPIO_PPDR		MCFGPIO_PPDSDR_BUSCTL
    301. 

  301. #define MCFGPIO_SETR		MCFGPIO_PPDSDR_BUSCTL
    302. 

  302. #define MCFGPIO_CLRR		MCFGPIO_PCLRR_BUSCTL
    303. 

  303. 

  304. #define MCFGPIO_PIN_MAX		148
    305. 

  305. #define MCFGPIO_IRQ_MAX		8
    306. 

  306. #define MCFGPIO_IRQ_VECBASE	MCFINT_VECBASE
    307. 

  307. 

  308. /*
    309. 

  309.  * Port Pin Assignment registers.
    310. 

  310.  */
    311. 

  311. #define MCFGPIO_PAR_AD		(MCF_IPSBAR + 0x100070)
    312. 

  312. #define MCFGPIO_PAR_CS		(MCF_IPSBAR + 0x100071)
    313. 

  313. #define MCFGPIO_PAR_BUSCTL	(MCF_IPSBAR + 0x100072)
    314. 

  314. #define MCFGPIO_PAR_USB		(MCF_IPSBAR + 0x100076)
    315. 

  315. #define MCFGPIO_PAR_FEC0HL	(MCF_IPSBAR + 0x100078)
    316. 

  316. #define MCFGPIO_PAR_FEC1HL	(MCF_IPSBAR + 0x100079)
    317. 

  317. #define MCFGPIO_PAR_TIMER	(MCF_IPSBAR + 0x10007A)
    318. 

  318. #define MCFGPIO_PAR_UART	(MCF_IPSBAR + 0x10007C)
    319. 

  319. #define MCFGPIO_PAR_QSPI	(MCF_IPSBAR + 0x10007E)
    320. 

  320. #define MCFGPIO_PAR_SDRAM	(MCF_IPSBAR + 0x100080)
    321. 

  321. #define MCFGPIO_PAR_FECI2C	(MCF_IPSBAR + 0x100082)
    322. 

  322. #define MCFGPIO_PAR_BS		(MCF_IPSBAR + 0x100084)
    323. 

  323. 

  324. #define UART0_ENABLE_MASK	0x000f
    325. 

  325. #define UART1_ENABLE_MASK	0x00f0
    326. 

  326. #define UART2_ENABLE_MASK	0x3f00
    327. 

  327. #endif /* CONFIG_M5275 */
    328. 

  328. 

  329. /*
    330. 

  330.  * PIT timer base addresses.
    331. 

  331.  */
    332. 

  332. #define	MCFPIT_BASE1		(MCF_IPSBAR + 0x150000)
    333. 

  333. #define	MCFPIT_BASE2		(MCF_IPSBAR + 0x160000)
    334. 

  334. #define	MCFPIT_BASE3		(MCF_IPSBAR + 0x170000)
    335. 

  335. #define	MCFPIT_BASE4		(MCF_IPSBAR + 0x180000)
    336. 

  336. 

  337. /*
    338. 

  338.  * EPort
    339. 

  339.  */
    340. 

  340. #define MCFEPORT_EPPAR		(MCF_IPSBAR + 0x130000)
    341. 

  341. #define MCFEPORT_EPDDR		(MCF_IPSBAR + 0x130002)
    342. 

  342. #define MCFEPORT_EPIER		(MCF_IPSBAR + 0x130003)
    343. 

  343. #define MCFEPORT_EPDR		(MCF_IPSBAR + 0x130004)
    344. 

  344. #define MCFEPORT_EPPDR		(MCF_IPSBAR + 0x130005)
    345. 

  345. #define MCFEPORT_EPFR		(MCF_IPSBAR + 0x130006)
    346. 

  346. 

  347. /*
    348. 

  348.  *  Reset Control Unit (relative to IPSBAR).
    349. 

  349.  */
    350. 

  350. #define	MCF_RCR			(MCF_IPSBAR + 0x110000)
    351. 

  351. #define	MCF_RSR			(MCF_IPSBAR + 0x110001)
    352. 

  352. 

  353. #define	MCF_RCR_SWRESET		0x80		/* Software reset bit */
    354. 

  354. #define	MCF_RCR_FRCSTOUT	0x40		/* Force external reset */
    355. 

  355. 

  356. /****************************************************************************/
    357. 

  357. #endif	/* m527xsim_h */
    358. 

  358.