carlosorochi
/
awlsim
разклонено от mbuesch/awlsim


			
							123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321
								__STWRST
	L		L#-2147483648
	L		L#-1
	+D
	__ASSERT==	__ACCU 1,	L#2147483647
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	1
	__ASSERT==	__STW OS,	1


	__STWRST
	L		L#-2147483648
	L		1
	-D
	__ASSERT==	__ACCU 1,	L#2147483647
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	1
	__ASSERT==	__STW OS,	1


	__STWRST
	L		L#-2000000000
	L		2
	*D
	__ASSERT==	__ACCU 1,	DW#16#1194D800
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	1
	__ASSERT==	__STW OS,	1


	__STWRST
	L		L#-2147483647
	L		L#-1
	+D
	__ASSERT==	__ACCU 1,	L#-2147483648
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#-2147483647
	L		1
	-D
	__ASSERT==	__ACCU 1,	L#-2147483648
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#-1000000000
	L		2
	*D
	__ASSERT==	__ACCU 1,	L#-2000000000
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#-1000000000
	L		2
	/D
	__ASSERT==	__ACCU 1,	L#-500000000
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#-2147483647
	L		L#2147483647
	+D
	__ASSERT==	__ACCU 1,	0
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#-2147483647
	L		L#-2147483647
	-D
	__ASSERT==	__ACCU 1,	0
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#-1000000000
	L		0
	*D
	__ASSERT==	__ACCU 1,	0
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#2147483646
	L		L#1
	+D
	__ASSERT==	__ACCU 1,	L#2147483647
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#2147483646
	L		L#-1
	-D
	__ASSERT==	__ACCU 1,	L#2147483647
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#1000000000
	L		2
	*D
	__ASSERT==	__ACCU 1,	L#2000000000
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#1000000000
	L		2
	/D
	__ASSERT==	__ACCU 1,	L#500000000
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#2147483647
	L		1
	+D
	__ASSERT==	__ACCU 1,	L#-2147483648
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	1
	__ASSERT==	__STW OS,	1


	__STWRST
	L		L#2147483647
	L		L#-1
	-D
	__ASSERT==	__ACCU 1,	L#-2147483648
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	1
	__ASSERT==	__STW OS,	1


	__STWRST
	L		L#2000000000
	L		2
	*D
	__ASSERT==	__ACCU 1,	DW#16#EE6B2800
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	1
	__ASSERT==	__STW OS,	1


	__STWRST
	L		DW#16#80000000
	L		DW#16#80000000
	+D
	__ASSERT==	__ACCU 1,	0
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	1
	__ASSERT==	__STW OS,	1


	__STWRST
	L		1
	L		0
	/D
	__ASSERT==	__ACCU 1,	0
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	1
	__ASSERT==	__STW OS,	1


	__STWRST
	L		1
	L		0
	MOD
	__ASSERT==	__ACCU 1,	0
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	1
	__ASSERT==	__STW OS,	1


	__STWRST
	L		L#100000
	L		L#50000
	/D
	__ASSERT==	__ACCU 1,	2
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#100100
	L		L#50000
	/D
	__ASSERT==	__ACCU 1,	2
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#100100
	L		L#-50000
	/D
	__ASSERT==	__ACCU 1,	L#-2
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#-100100
	L		L#50000
	/D
	__ASSERT==	__ACCU 1,	L#-2
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#-2147483648
	L		L#-1
	/D
	__ASSERT==	__ACCU 1,	DW#16#80000000
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	1
	__ASSERT==	__STW OS,	1


	__STWRST
	L		L#100000
	L		L#50000
	MOD
	__ASSERT==	__ACCU 1,	0
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#100100
	L		L#50000
	MOD
	__ASSERT==	__ACCU 1,	100
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#100100
	L		L#-50000
	MOD
	__ASSERT==	__ACCU 1,	100
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	__STWRST
	L		L#-100100
	L		L#50000
	MOD
	__ASSERT==	__ACCU 1,	L#-100
	__ASSERT==	__STW A0,	1
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0
	__ASSERT==	__STW OS,	0


	CALL SFC 46 // STOP CPU